作為硬件設(shè)計(jì)工程師您將與電路設(shè)計(jì)物理設(shè)計(jì)技術(shù)和硬件架構(gòu)合作并提供尖端的ASIC和SoC您將研究電路設(shè)計(jì)存儲器數(shù)字塊優(yōu)化時鐘分布平面規(guī)劃第三方ip和代工參與等主題
崗位職責(zé)1.與我們的晶圓代工廠和IP合作伙伴我們的技術(shù)物理設(shè)計(jì)和架構(gòu)團(tuán)隊(duì)在先進(jìn)的工藝節(jié)點(diǎn)上合作2.分析和實(shí)現(xiàn)sram和其他存儲器構(gòu)建和模擬定制電路并支持測試芯片設(shè)計(jì)/執(zhí)行/驗(yàn)證3.在晶體管和柵極級設(shè)計(jì)和構(gòu)建定制電路以支持物理設(shè)計(jì)和功率性能區(qū)域優(yōu)化4.從設(shè)計(jì)到制造封裝和測試為定制高性能ASIC和SoC開發(fā)領(lǐng)先的技術(shù)平臺
任職要求
1.計(jì)算機(jī)科學(xué)電氣工程等相關(guān)專業(yè)碩士學(xué)位或具有同等實(shí)踐經(jīng)驗(yàn)2.3年技術(shù)電路和物理設(shè)計(jì)經(jīng)驗(yàn)3.具有先進(jìn)的晶體管級設(shè)計(jì)經(jīng)驗(yàn)即SPICE模擬或跨定制電路/IP和物理設(shè)計(jì)空間的并發(fā)優(yōu)化
加分條件:
1.提供優(yōu)化的定制電路/存儲器/ ip和數(shù)字模塊的經(jīng)驗(yàn)從而導(dǎo)致產(chǎn)品剔除2.具有編程/腳本Python TCL經(jīng)驗(yàn)3.了解標(biāo)準(zhǔn)單元/ sram /寄存器文件的特性和驗(yàn)證包括功率噪聲變化和紅外分析的知識4.了解前端和后端設(shè)計(jì)團(tuán)隊(duì)的設(shè)計(jì)套件資料5.熟悉工業(yè)標(biāo)準(zhǔn)工具的合成位置和路線以及靜態(tài)定時分析
崗位職責(zé)1.與我們的晶圓代工廠和IP合作伙伴我們的技術(shù)物理設(shè)計(jì)和架構(gòu)團(tuán)隊(duì)在先進(jìn)的工藝節(jié)點(diǎn)上合作2.分析和實(shí)現(xiàn)sram和其他存儲器構(gòu)建和模擬定制電路并支持測試芯片設(shè)計(jì)/執(zhí)行/驗(yàn)證3.在晶體管和柵極級設(shè)計(jì)和構(gòu)建定制電路以支持物理設(shè)計(jì)和功率性能區(qū)域優(yōu)化4.從設(shè)計(jì)到制造封裝和測試為定制高性能ASIC和SoC開發(fā)領(lǐng)先的技術(shù)平臺
任職要求
1.計(jì)算機(jī)科學(xué)電氣工程等相關(guān)專業(yè)碩士學(xué)位或具有同等實(shí)踐經(jīng)驗(yàn)2.3年技術(shù)電路和物理設(shè)計(jì)經(jīng)驗(yàn)3.具有先進(jìn)的晶體管級設(shè)計(jì)經(jīng)驗(yàn)即SPICE模擬或跨定制電路/IP和物理設(shè)計(jì)空間的并發(fā)優(yōu)化
加分條件:
1.提供優(yōu)化的定制電路/存儲器/ ip和數(shù)字模塊的經(jīng)驗(yàn)從而導(dǎo)致產(chǎn)品剔除2.具有編程/腳本Python TCL經(jīng)驗(yàn)3.了解標(biāo)準(zhǔn)單元/ sram /寄存器文件的特性和驗(yàn)證包括功率噪聲變化和紅外分析的知識4.了解前端和后端設(shè)計(jì)團(tuán)隊(duì)的設(shè)計(jì)套件資料5.熟悉工業(yè)標(biāo)準(zhǔn)工具的合成位置和路線以及靜態(tài)定時分析
職位類別： 系統(tǒng)工程師
舉報(bào)溫馨提示
- 你可能感興趣的職位
- 最近瀏覽記錄
-
0.5-1.2萬/月
-
1-2萬/月
-
1-2萬/月
-
1-2萬/月
-
0.8-1萬/月
-
6-8千/月
-
1-2萬/月
-
1-2萬/月
暫沒有相關(guān)信息
